|
関連キーワード：
▼ ARMアーキテクチャ の解説を表示▼
'''ARMアーキテクチャ''' とは、ARM Ltdにより開発されておる、組み込み機器や低電力アプリケーション向けに広く用いられはる32ビット[[RISC]] [[CPU]]の[[アーキテクチャ]]のことであるんや。
== おーまかなトコ ==
ARMアーキテクチャは消費電力を抑える特徴を持ち、低消費電力を目標に設計されるモバイル機器において、これに基づく[[CPU]]は支配的となっておる。命令セットは8ビットCISCである6502を発展させたもんなんやし、典型的なRISCちうよりはむしろCISC的で[可変長の命令でコード密度を向上させ、多彩なアドレッシングモードを持つことにより命令数を削減するやらなんやら、CISC的な特徴を低消費電力化に利用しておる。せやけどマイクロプログラムは持たず過度の複雑さを避けるやらなんやら、RISCの利点も存分に活かしておる。]手作業による最適化がしやすい特徴的なアーキテクチャを持つ。
現在では、ARMファミリーは組み込み型での32bit RISC CPUのおよそ75%を占め[http://www.arm.com/miscPDFs/3823.pdf]、全世界で最も使用されておる32bit CPUアーキテクチャのひとつであるんや。ARMアーキテクチャに基づくCPUは、[[携帯情報端末|PDA]]・[[携帯電話]]・[[メディアプレーヤー]]・[[携帯型ゲーム]]・[[電卓]]やらなんやらの携帯機器から、[[ハードディスク]]・[[ルータ]]やらなんやらのPC周辺機器まで、あらゆる電子機器に使用され、2008年1月の時点やでに100億個以上が出荷されておる[http://www.jp.arm.com/pressroom/08/080125.html]。ARMアーキテクチャを使用したプロセッサの例としては、マーベル・テクノロジー・グループ [[:en:Marvell Technology Group]]の[[XScale]]や、[[テキサス・インスツルメンツ]]の[[OMAP]] [[:en:OMAP]]シリーズがあるんや。
== 歴史 ==
ARMの設計は、[[1983年]]に[[エイコーン・コンピュータ]]によって開始されたちうわけや。その開発は[[モステクノロジー]] [[6502]]の延長とも言えるもんなんやし、当時[[6502]]に基づいた一連のコンピューターを製造しとったエイコーンにとっては、同じ要領でプログラムできるチップは大きな強みになるはずやったちうわけや。
開発チームは[[1985年]]までに'''ARM1'''と呼ばれる開発サンプルを完成させ、最初の製品となる'''ARM2'''は次の年に完成したちうわけや。ARM2は32ビットのデータバス、26ビットの[[アドレス空間]]と16個の32ビットレジスタを備えとったちうわけや。レジスタの1つは、上位6ビットが状態フラグを保持するプログラムカウンタであるんや。ARM2の[[トランジスタ]]数は30000個しかいなく、ワイが思うには世界で最もシンプルな実用32ビットマイクロプロセッサやったちうわけや。こら、[[マイクロプログラム方式|マイクロコード]]を持たへんこと（[[モトローラ]] [[MC68000|68000]]の場合は1/4から1/3がマイクロコードやった）と、現在のほとんどのCPUとちごてキャッシュを含まへんことによるもんであるんや。このシンプルさ故に消費電力は極めて低いが、それにもかかわらず80286よりも性能は高かったちうわけや。後継となる'''ARM3'''は、4KBのキャッシュを含みさらに性能を高めたちうわけや。
1980年代後半、アップルコンピュータはエイコーンと共同で新しいARMコアの開発に取り組んや。この作業はどエライ重要視されとったため、エイコーンは[[1990年]]に開発チームをスピンオフしてAdvanced RISC Machinesちう新会社を設立したちうわけや。そやから、ARMは本来のAcorn RISC Machineやのうて'''Advanced RISC Machine'''の略であるちう説明をよう見かけることになる。Advanced RISC Machinesは、[[1998年]]に[[ロンドン証券取引所]]と[[NASDAQ]]に上場した際、ARM Limitedとなりよったちうわけや。
この作業の結果、'''ARM6'''が開発されたちうわけや。[[1991年]]に最初のモデルがリリースされ、アップルはARM6ベースのARM610を[[アップル・ニュートン]]に使用したちうわけや。
これらの変身を経てもコアは大体同じサイズに収まっておる。ARM2は30000個のトランジスタを使用しとったが、ARM6は35000個にしか増えておらへん。そこにあるアイデアは、エンドユーザーがARMコアとようけのオプションのパーツを組み合わせて完全なCPUとし、それによって古くさい設備でも製造でき、かつ安価に高性能を得られはる、ちうもんであるんや。
最も成功した実装は、何億台もん[[携帯電話]]や[[ゲームボーイアドバンス]]に搭載された[[:en:ARM7TDMI|ARM7TDMI]]やりまひょ。ARMのビジネスは通常IP(知的財産)コアの売上によるもんなんやし、そのライセンスを得てこのコアに基づいた[[マイクロコントローラ]]が製造されておる。
[[ディジタル・イクイップメント・コーポレーション|DEC]]は設計のライセンスを得て[[StrongARM]]を製造したちうわけや。233MHzでStrongARMはほんの1[[ワット|W]]の電力しか消費せん(きょうびのバージョンはさらに少へん)。この業績は後に訴訟の解決の一環として[[インテル]]に移管され、インテルはこの機会を利用して古くなりつつあったi960をStrongARMで補強するっちうことにし、それ以降XScaleちう名で知られはる高性能の実装を開発したちうわけや。
[[モトローラ]]、[[IBM]]、[[テキサス・インスツルメンツ]]、[[任天堂]]、[[フィリップス]]、Atmel、[[シャープ]]、[[サムスン電子]]、[[STマイクロエレクトロニクス]]、[[アナログ・デバイセズ]]、[[パナソニック]]、[[クアルコム]]やらなんやらの会社もARMデザインのライセンス供与を受けておる。ARMチップは世界で最もよう使われておるCPUデザインの一つとなっており、[[ハードディスク]]、[[携帯電話]]、[[ルータ]]、[[電卓]]から[[玩具]]に至るまであらゆる製品の中に見ることができる。現在では32ビット/64ビット組み込みCPUで圧倒的なシェアを占め、[[2004年]]の世界シェアは61%やった[[[2005年]]、ARM社のセミナー資料による。]。
== ARMアーキテクチャのCPUを採用した主な製品 ==
===ARM6===
*ARM60 [[3DO|3DOインタラクティブ マルチプレーヤー]]
IMAGE:VY86C06020FC-2 02.jpg|
ARM60 CPU (VY86C06020FC-2)
IMAGE:P60ARM GC 01.jpg|
ARM60 CPU (P60ARM)
*ARM610 アップル [[アップル・ニュートン|ニュートン・文句パッド]]、文句パッド100、文句パッド110、文句パッド120
===ARM7===
* eMate 300
* 一般的な[[GSM]]携帯電話
* 初期の[[3G]]携帯電話（例：au CDMA 1X A1400番台の一部を除くA1000番台・A3000番台・A5500番台を除くA5000番台。一部例外除く）
* [[ゲームボーイアドバンス]]
* [[ニンテンドーDS]]/ニンテンドーDS Lite（サブCPU、[[ゲームボーイアドバンス|GBA]]ソフトの動作にも使われる）
* [[ニンテンドーDSi]]（サブCPU）
* iPodシリーズ（[[マルチコア|デュアルコア]]実装）
* レゴマインドストーム NXT（知能ブロックの一部）
===ARM9/9E===
* [[ニンテンドーDS]]/DS Lite/[[ニンテンドーDSi]]（メインCPU、ARM7とのダブル実装）
* Sun SPOT
* Handheld Engine （SONY [[CLIE]]に搭載）
* Nokia [[N-Gage]]
* Tapwave Zodiac
* 現在販売中の[[第三世代携帯電話|3G]]および[[第三・五世代携帯電話|3.5G]]携帯電話（例：NTTドコモ [[FOMA]] 900i・901iシリーズ、au([[KDDI]]、[[沖縄セルラー電話]])のCDMA 1XシリーズおよびCDMA 1X WINシリーズ、[[ソフトバンクモバイル]]のSoftBank 3Gシリーズ等。一部例外除く）
* [[H11T]]（[[イー・モバイル]]の音声通話用3.5G端末）
* [[WS009KE]] “9 (nine)” （[[ウィルコム|WILLCOM]]（ウィルコム）の[[PHS]]端末）
===ARM11===
* 2007年7月17日、[[東芝]]がARM1176JZF-S搭載の携帯電話用プロセッサ、TC35711XBGを発表。2008年第2四半期より量産開始予定。
* [[NVIDIA]] Tegra（[[ネットブック]]用プロセッサ）
* iPhone, iPod touch
* ノキア Internet Tablet N800
* [[Zune]]
* T-Mobile G1
* auの「[[KCP+]]」対応CDMA 1X WINシリーズの携帯電話（例・[[W56T]]、[[W54SA]]、[[W61S]]、[[W62T]]等。ARM9とのダブル実装）
* mylo COM-2
*[[NTTドコモ]]の[[FOMA]]902iシリーズ以降の携帯電話。905i以降のSymbian採用機はSH-4Aとダブル実装。
*[[WS018KE]] (WILLCOM 9) （[[ウィルコム|WILLCOM]]（ウィルコム）の[[PHS]]端末）
== コアの性能と採用実績 ==
{| class="wikitable" width="100%"
! ファミリー
! アーキテクチャ
! コア
! 特徴
! キャッシュ (I/D)/[[メモリ管理ユニット|MMU]]
! 性能 MIPS @ MHz
! 採用製品
|-
!ARM1
|ARMv1
|ARM1
|
|なし
|
|ARM Evaluation System second processor for BBC Micro
|-
! rowspan=2 | ARM2
|ARMv2
|ARM2
|MUL(乗算)命令を追加
|なし
|4 MIPS @ 8 MHz
0.33 [[DMIPS]]/MHz
|Acorn Archimedes, Chessmachine
|-
|ARMv2a
|ARM250
|統合メモリコントローラ(MMU), Graphics and IO processor. SWAP命令を追加
|なし, MEMC1a
|7 MIPS @ 12 MHz
|Acorn Archimedes
|-
!ARM3
|ARMv2a
|ARM2a
|ARMとしてこの世におぎゃあいうて生まれてはじめてのキャッシュの採用
|4K 統合
|12 MIPS @ 25 MHz
0.50 [[DMIPS]]/MHz
|Acorn Archimedes
|-
! rowspan=3 | ARM6
| rowspan=3 | ARMv3
|ARM60
|32ビットアドレス空間をサポート(それまでは26ビット)
|なし
|10 MIPS @ 12 MHz
|[[3DO]], Zarlink GPS Receiver
|-
|ARM600
|キャッシュ、コプロセッサバス (FPA10浮動小数点演算ユニット用)
|4K 統合
|28 MIPS @ 33 MHz
|
|-
|ARM610
|キャッシュ、コプロセッサバスは無し
|4K 統合
|17 MIPS @ 20 MHz
0.65 [[DMIPS]]/MHz
|Acorn Risc PC 600, [[アップル・ニュートン]] 100シリーズ
|-
!rowspan=6 | ARM7
|rowspan=6 | ARMv3
|ARM700
|
|8KB 統合
|40 MHz
|Acorn Risc PC 試作CPUカード
|-
|ARM710
|
|8KB 統合
|40 MHz
|Acorn Risc PC 700
|-
|ARM710a
|
|8KB 統合
|40 MHz
0.68 [[DMIPS]]/MHz
|Acorn Risc PC 700, [[アップル・ニュートン]] eMate 300
|-
|ARM7100
|Integrated SoC.
|8KB 統合
|18 MHz
|Psion Series 5
|-
|ARM7500
|Integrated SoC.
|4KB 統合
|40 MHz
|Acorn A7000
|-
|ARM7500FE
|Integrated SoC. "FE"、FPA・EDOメモリコントローラを追加
|4KB 統合
|56 MHz
0.73 [[DMIPS]]/MHz
|Acorn A7000+
|-
! rowspan=5 |ARM7TDMI
| rowspan=4 |v4T
|ARM7TDMI(-S)
|3ステージ パイプライン
|無し
|15 MIPS @ 16.8 MHz
|[[ゲームボーイアドバンス]], [[ニンテンドーDS]], iPod
|-
|ARM710T
|
|MMU
|36 MIPS @ 40 MHz
|[[:en:Psion 5|Psion 5 series]], [[アップル・ニュートン]]
|-
|ARM720T
|
|8KB 統合キャッシュ, MMU
|60 MIPS @ 59.8 MHz
|
|-
|ARM740T
|
|MPU
|
|
|-
|v5TEJ
|ARM7EJ-S
|Jazelle DBX
|なし
|
|
|-
! rowspan=4 |ARM9TDMI
| rowspan=4 |v4T
|ARM9TDMI
|5ステージ パイプライン
|なし
|
|
|-
|ARM920T
|
|16KB/16KB, MMU
|200 MIPS @ 180 MHz
|[[:en:Armadillo CPU Boards|Armadillo]], [[:en:GP32]],[[:en:GP2X]] (マスタ), [[:en:Tapwave Zodiac]] ([[Motorola]] i. MX1)
|-
|ARM922T
|
|8KB/8KB, MMU
|
|
|-
|ARM940T
|
|4KB/4KB, MPU
|
|[[:en:GP2X]] (スレーブ)
|-
! rowspan=5 |ARM9E
| rowspan=3 |v5TE
|ARM946E-S
|
|variable, tightly coupled memories(TCM), MPU
|231 MIPS @ 210MHz 74.47 MIPS @ 67.024MHz
|[[ニンテンドーDS]], [[ノキア]] [[N-Gage]], Conexant 802.11 chips
|-
|ARM966E-S
|
|キャッシュレス, TCMs
|
|
ST Micro STR91xF, Ethernet内蔵 [http://mcu.st.com/mcu/modules.php?name=mcu&file=devicedocs&DEV=STR912FW44&FAM=101]
|-
|ARM968E-S
|
|キャッシュレス, TCMs
|
|
|-
|v5TEJ
|ARM926EJ-S
|Jazelle DBX
|variable, TCMs, MMU
|220 MIPS @ 200 MHz
|Mobile phones: [[ソニー・エリクソン・モバイルコミュニケーションズ]] (K, W シリーズ),[[シーメンス]] and Benq (x65 シリーズ以降),テキサスインスツルメンツ [[:en:OMAP1710]]
|-
|v5TE
|ARM996HS
|Clockless processor
|キャッシュレス, TCMs, MPU
|
|
|-
! rowspan=3 |ARM10E
| rowspan=2 |v5TE
|ARM1020E
|(VFP)
|32KB/32KB, MMU
|
|
|-
|ARM1022E
|(VFP)
|16KB/16KB, MMU
|
|
|-
|v5TEJ
|ARM1026EJ-S
|Jazelle DBX
|variable, MMU or MPU
|
|
|-
! rowspan=17 |[[XScale]]
| rowspan=17 |v5TE
|80200/IOP310/IOP315
|I/O Processor
|
|
|
|-
|80219
|
|
|
|
|-
|IOP321
|
|
|
|[[:en:Iyonix]]
|-
|IOP33x
|
|
|
|
|-
|PXA210/PXA250
|Applications processor
|
|
| [[ザウルス]] SL-5600, SL-A300
|-
|PXA255
|
|32KB/32KB, MMU
|400 [[BogoMips]] @400 MHz
|[[:en:Gumstix]]
|-
|PXA26x
|
|
|
|
|-
|PXA27x
|
|
|800 MIPS @ 624 MHz
|[[HTC_(企業)|HTC]] Universal, [[ザウルス]] SL-C1000,3000,3100,3200,[[Willcom]] [[W-ZERO3|W-ZERO3シリーズ]] WS003SH,WS004SH,WS007SH,WS011SH,WS020SH
|-
|PXA800(E)F
|
|
|
|
|-
|Monahans
|
|
|1000 MIPS @ 1.25 GHz
|
|-
|PXA900
|
|
|
|Blackberry 8700, Blackberry Pearl (8100)
|-
|IXC1100
|Control Plane Processor
|
|
|
|-
|IXP2400/IXP2800
|
|
|
|
|-
|IXP2850
|
|
|
|
|-
|IXP2325/IXP2350
|
|
|
|
|-
|IXP42x
|
|
|
|[[:en:NSLU2]]
|-
|IXP460/IXP465
|
|
|
|
|-
|-
! rowspan=4 |ARM11
|v6
|ARM1136J(F)-S
|SIMD, Jazelle DBX, (VFP)
|variable, MMU
|?? @ 532-665MHz (i.MX31 SoC)(400 BogoMips @400 MHz i.MX31)
|[[:en:OMAP2420]] (ノキア N93, ノキア N95), Freescale i.MX31([[Zune]])
|-
|v6T2
|ARM1156T2(F)-S
|SIMD, Thumb-2, (VFP)
|variable, MPU
|
|
|-
|v6KZ
|ARM1176JZ(F)-S
|SIMD, Jazelle DBX, (VFP)
|variable, MMU+TrustZone
|
|iPhone
|-
|v6K
|ARM11 MPCore
|1-4 core SMP, SIMD, Jazelle DBX, (VFP)
|variable, MMU
|
|
|-
! rowspan=6 |Cortex
| rowspan=3 |v7-A
|Cortex-A8
|アプリケーション向け, NEON, Jazelle RCT, Thumb-2
|可変(L1+L2), MMU+TrustZone
|最大2000 (600 MHz から 1 GHz以上 の範囲で 2.0 DMIPS/MHz)
|[[テキサス・インスツルメンツ]] [[:en:OMAP3]]
|-
|Cortex-A9
|アプリケーション向け, (VFP), (NEON), Jazelle RCT and DBX, Thumb-2, Out-of-order speculative issue superscalar
|MMU+TrustZone
|2.0 DMIPS/MHz
|
|-
|Cortex-A9 MPCore
|As Cortex-A9, 1-4コア[[対称型マルチプロセッシング]]
|MMU+TrustZone
|2.0 DMIPS/MHz
|
|-
|v7-R
|Cortex-R4(F)
|組み込み向け
|可変キャッシュ, MMUはオプション
|600 DMIPS
|[[Broadcom]]が採用
|-
|v7-M
|Cortex-M3
|マイクロコントローラ向け
|キャッシュなし, (MPU)
|120 DMIPS @ 100MHz
|[[:en:Luminary Micro]][http://www.luminarymicro.com] microcontroller family
|-
|ARMv6-M
|Cortex-M1
|FPGAがターゲット, マイクロコントローラ向け, Thumb-2 (BL, MRS, MSR, ISB, DSB, and DMB).
|なし, tightly coupled memory optional.
|最大 136 DMIPS @ 170 MHz[[http://www.arm.com/news/17017.html "ARM Extends Cortex Family with First Processor Optimized for FPGA"], ARM press release, March 19 2007. Accessed April 11, 2007.] (0.8 DMIPS/MHz[[http://www.arm.com/products/CPUs/ARM_Cortex-M1.html "ARM Cortex-M1"], ARM product website. Accessed April 11, 2007.], MHz achievable FPGA-dependent)
|"Actel ProASIC3 and Actel Fusion PSC devices will sample in Q3 2007"[http://www.arm.com/news/17017.html]
|}
*[[:en:ARM architecture]] 2006-10-21 20:34 UTCより翻訳。
*[[:en:ARM architecture]] 2008-01-11 04:45 UTCより翻訳。
== 設計について ==
ARMのインストラクション・セットは[[6502]]のコンセプトに沿っておるが、[[パイプライン処理]]をより効率的に行うための機能がようけ含まれておる。その一つとして、伝統的なRISCのコンセプトに則り、明確な周期内に、概して1サイクルで実行できるようコマンドを調整しておる。ARMデザインの興味深い追加機能の一つが、みなのコマンドのアタマにある4ビットの''条件コード''の使用なんやし、みなのインストラクションを条件付きにするっちうことができる。
これにより、例うたらメモリアクセス用インストラクションの変位量やらなんやらのスペースが大幅に削られてまうが、一方では小さなif文に対応するコードの生成時に分岐命令を避けることが可能になる。この標準的な例として、[[ユークリッドの互除法]]を挙げる。
（この例は[[C言語]]による）
int gcd(int i, int j)
{
while (i != j) {
if (i > j)
i -= j;
else
j -= i;
}
return i;
}
ARMの[[アセンブリ言語]]では、whileループの部分は以下のようになる。
loop CMP Ri, Rj ; i と j を比較
SUBGT Ri, Ri, Rj ; もし "GT" やったらば i = i - j;
SUBLT Rj, Rj, Ri ; もし "LT" やったらば j = j - i;
BNE loop ; もし "NE" やったらば loop に戻る
通常分岐を使用せなやったらへんthenやelse節のトコで分岐が省かれておることが分かる。
インストラクション・セットのもう一つのユニークな機能が、シフト演算を「データ処理」（算術演算、論理演算、レジスタ間の代入）インストラクションの中に織り込むことができることであるんや。例うたら、C言語の"a += (j << 2);"のような文を1つのARMインストラクションとして表すことができる。
これにより、ようけのARMプログラムは通常RISCプロセッサに期待されるようなプログラムよりも密度の高いもんになる。このことは、ロード・ストア命令の必要性が低くなり、パイプライン処理をより効率的に使うことができるちうことを意味する。ARMはようけの場合低いスピードと考えられはるような速度で動作するが、にもかかわらずずっと複雑なCPUデザインと十分に競合する。
ARMプロセッサは、PC相対アドレッシングやプレ-/ポスト-インクリメント・アドレッシングモードやらなんやら、RISCとみなされる他のアーキテクチャにはほとんど見られへん機能も持っておる。
もう一つ留意すべきことは、ARMのインストラクション・セットが時間とともに増加しておるちうことであるんや。例うたら、初期のARMプロセッサ（ARM7TDMIよりよりどエライ昔のもん）は2バイトの値をロードするインストラクションがなく、厳密にはC言語の"volatile short"に期待されるような動作を行うコードを生成するんは不可能やったちうわけや。
== ARMの拡張機能 ==
=== Thumb ===
みなのインストラクションの4ビットを条件実行が占めておることもあってか、きょうびのARMプロセッサは'''Thumb'''と呼ばれる16ビットのインストラクション・モードも持っておる。こら小さなコードを可能にするっちうことを意図したもんであるんや。これによってコードの密度が上がるだけでなく、メモリポートやバスが32ビットよりも狭い状況において、32ビットコードよりも実際に性能が高なる。ようけの場合、組み込みアプリケーションでは32ビットのデータパスを持っておるんは一部のアドレス範囲のみであり（例: [[ゲームボーイアドバンス]]）、残りは16ビットかそれよりも狭くなっておる。こへんな風な状況では、Thumbコードをコンパイルし、CPUに最も負荷んかかる部分だけを32ビットのインストラクション・セットを使用して手作業で最適化するんが、通常は理にかいなっておる。
Thumbテクノロジを搭載した最初のプロセッサはARM7TDMIであるんや。ARM9とそれ以降のファミリは、[[XScale]]も含めてみなThumbテクノロジを搭載しておる。
=== DSP 拡張命令 ===
[[デジタル信号処理]]とマルチメディアアプリケーション向けに ARMアーキテクチャを拡張するため、いくつかのインストラクションが追加された[http://www.arm.com/products/CPUs/cpu-arch-DSP.html]。'''ARMv5TE''' と '''ARMv5TEJ''' ちうアーキテクチャ名の "E" がこれを表しておる思われる。
追加されたインストラクションは、[[デジタルシグナルプロセッサ]]アーキテクチャで一般的なもんであるんや。例うたら、符号付積和演算、飽和加算と飽和減算、「先行する0のカウント」のバリエーションであるんや。
=== Jazelle ===
ARMは、[[Java]][[バイトコード]]をハードウェアでネイティブに実行できる技術を実装したちうわけや。こらARMやThumbモードと並ぶもう一つの実行モードなんやし、ARM/Thumbの切り替えと同様にしてアクセスするっちうことができる。
Jazelleテクノロジを搭載した最初のプロセッサは'''ARM926EJ-S'''であるんや。CPU名の'J'がJazelleを表しておる。
=== Thumb-2 ===
'''Thumb-2'''テクノロジは2003年に発表された'''ARM1156コア'''で登場したちうわけや。Thumb-2はThumbの制限された16ビットのインストラクション・セットを追加の32ビットのインストラクションで拡張し、インストラクション・セットの幅を広げるもんであるんや。公称されておるThumb-2の目的は、Thumbと同様のコード密度と32ビットメモリ上でのARMインストラクション・セットと同様の性能を得ることなんやし、Thumb-2はビットフィールド操作、テーブル分岐や条件付き実行やらなんやらを含んでおる。
== 脚注 ==
{{脚注助け船}}
{{Reflist}}
==関連項目==
* μClinux
== 外部リンク ==
* [http://www.arm.com/ ARM Ltd.]
* [http://www.jp.arm.com/ アーム株式会社]
* [http://www.mztn.org/slasm/arm_idx.html Linux Zaurusでアセンブリプログラミング]
[[Category:マイクロプロセッサ|ARM]]
[[ar:إيه.آر.إم (معالج)]]
[[cs:ARM]]
[[da:ARM (processorarkitektur)]]
[[de:ARM-Architektur]]
[[en:ARM architecture]]
[[es:ARM]]
[[fi:ARM]]
[[fr:Processeur ARM]]
[[hu:ARM architektúra]]
[[it:Architettura ARM]]
[[lv:ARM]]
[[ml:ആം ആര്ക്കിടെക്ചര്]]
[[nl:ARM-instructieset]]
[[no:ARM (prosessorarkitektur)]]
[[pl:Architektura ARM]]
[[pt:Arquitetura ARM]]
[[ru:Архитектура ARM]]
[[sl:Arhitektura ARM]]
[[sv:ARM (processorarkitektur)]]
[[tr:ARM mimarisi]]
[[uk:Архітектура ARM]]
[[vi:Cấu trúc ARM]]
[[zh:ARM架構]]
出典: フリー百科事典『ウィキペディア（Wikipedia）』
Text is available under GNU Free Documentation License.
page1 page2 page3 page4 page5
|
